積體電路（Integrated Circuit, 通常簡稱 IC）是指將很多微電子器件電路集成在晶片上的一種高級微電子元件。通常使用矽為基礎材料，在上面通過擴散或滲透技術形成 N型半導體和 P型半導體及 PN接面。也有使用鍺為基礎材料，但比起矽需要較高之切入電壓。實驗室中也有以砷化鎵（GaAs）為基材的晶片，性能遠超矽晶片，適合通訊上之高頻應用， 但是不易量產，價格過高，並且砷具有毒性，廢棄時處理不易。

將電路製造在半導體晶片表面上的積體電路又稱薄膜（thin-film）積體電路。另有一種厚膜（thick-film）混成積體電路（hybrid integrated circuit）是由獨立半導體設備和被動元件，集成到底層或線路板構成的小型化電路。IC 對於離散電晶體有兩個主要優勢：成本和性能。成本低是由於晶片把所有的元件通過照相平版技術，作為一個單位印刷，而不是在一個時間只製作一個電晶體。性能 高是由於元件快速開關，消耗更低能量，因為元件很小且彼此靠近。2006年，晶片面積從幾平方毫米到350 mm?，每mm?可以達到一百萬個電晶體。

最先進的積體電路是微處理器或"cores", 可以控制電腦到手機到數位微波爐的一切。記憶體和ASIC是其他積體電路家族的例子，對於現代資訊社會非常重要。雖然設計開發一個複雜積體電路的成本非常 高，但是當分散到通常以百萬計的產品上，每個IC的成本最小化。IC的性能很高，因為小尺寸帶來短路徑，使得低功率邏輯電路可以在快速開關速度應用。

這 些年來，IC 持續向更小的外型尺寸發展，使得每個晶片可以封裝更多的電路。這樣增加了每單位面積容量，可以降低成本和增加功能－見摩爾定律，積體電路中的電晶體數量， 每兩年增加一倍。總之，隨著外形尺寸縮小，幾乎所有的指標改善了－單位成本和開關功率消耗下降，速度提高。但是，集成奈米級別設備的IC不是沒有問題，主 要是泄漏電流（leakage current）。因此，對於最終用戶的速度和功率消耗增加非常明顯，製造商面臨使用更好幾何學的尖銳挑戰。這個過程和在未來幾年所期望的進步，在半導體 國際技術路線圖（ITRS）中有很好的描述。

積體電路可以分為：類比電路，數位電路和混合訊號積體電路（類比和數位在一個 晶片上）。數位電路可以包含任何東西，在幾平方毫米上有從幾千到百萬的邏輯閘，正反器，多工器和其他電路。這些電路的小尺寸使得與板級集成相比，有更高速 度，更低功耗並降低了製造成本。這些數位IC, 以微處理器，數位訊號處理器（DSP）和微控制器為代表，工作中使用二進制，處理1和0訊號。

類 比電路,例如感測器，電源控制電路和運放，處理類比訊號。完成放大，濾波，解調，混頻的功能等。通過使用專家所設計、具有良好特性的類比積體電路，減輕了 電路設計師的重擔，不需凡事再由基礎的一個個電晶體處設計起。IC可以把類比和數位電路集成在一個單晶片上，以做出如類比數位轉換器（A/D converter）和數位類比轉換器（D/A converter）等器件。這種電路提供更小的尺寸和更低的成本，但是對於訊號衝突必須小心。

隨機存取存儲器（random access memory）是最常見類型的積體電路，所以密度最高的設備是存儲器，但即使是微處理器上也有存儲器。儘管結構非常複雜－幾十年晶片來寬度一直減少－但積 體電路的層依然比寬度薄很多。元件層的製作非常像照相過程。雖然可見光譜中的光波不能用來曝光元件層，因為他們太大了。高頻光子（通常是紫外線）被用來創 造每層的圖案。因為每個特徵都非常小，對於一個正在調試製造過程的過程工程師來說，電子顯微鏡是必要工具。

在使用自動測試設備（ATE） 包裝前，每個設備都要進行測試。測試過程稱為晶圓測試或晶圓探通。晶圓被切割成矩形塊，每個被稱為「die」。每個好的die 被焊在「pads」上的鋁線或金線，連接到封裝內，pads通常在die的邊上。封裝之後，設備在晶圓探通中使用的相同或相似的ATE上進行終檢。測試成 本可以達到低成本產品的製造成本的25％，但是對於低產出，大型和/或高成本的設備，可以忽略不計。

在2005年，一個製造廠（通常稱為 半導體工廠，常簡稱fab，指fabrication facility）建設費用要超過10億美金，因為大部分操作是自動化的。最先進的過程用到了以下技術： 晶圓直徑達到了300mm(比通常的餐盤要寬) 使用65奈米或更小的製程。Intel, IBM, NEC和AMD在他們的CPU上，使用45奈米技術。 用銅線代替鋁進行互相連接 Low－k 電介質絕緣體 Silicon on insulator (SOI) IBM的Strained silicon directly on insulator (SSDOI)